首頁/ 標簽/ 處理器

萬兆網UDPTCP網路加速IP

萬兆網UDPTCP網路加速IP

3由於採用了axis匯流排,客戶亦可結合DMA模型,將該協議棧作為網路協議加速器,使處理器對於相關Udp/Tcp協議打包與解析的操作於FPGA內部完成,此種應用模型下客戶本地處理器應用的網路資料收發將轉化為簡單而高效的記憶體DMA操作,大幅...

Read more