外設介面 （SPI） 是微控制器和外圍 IC（如感測器、ADC、DAC、 移位暫存器、SRAM等）之間使用最廣泛的介面之一。
SPI 是一種同步、全雙工、主從式介面。來自主機或從機的資料在時鐘上升沿或下降沿同步。主機和從機可以同時傳輸資料。SPI 介面可以是3線式或4線式。本文重點介紹常用的4線SPI介面。
1
接 口
4 線 SPI 器件有四個訊號：
時鐘（SPICLK，SCLK）
片選（CS）主機輸出
從機輸入（MOSI）主機輸入
從機輸出（MISO）
產生時鐘訊號的器件稱為主機。主機和從機之間傳輸的資料與主機產生的時鐘同步。同I2C介面相比，SPI器件支援更高的時鐘頻率。使用者應查閱產品資料手冊以瞭解SPI介面的時鐘頻率規格。
SPI介面只能有一個主機，但可以有一個或多個從機。圖1顯示了主機和從機之間的SPI連線。
圖1。 含主機和從機的SPI配置
來自主機的片選訊號用於選擇從機。這通常是一個低電平有效訊號，拉高時從機與SPI匯流排斷開連線。當使用多個從機時，主機需要為每個從機提供單獨的片選訊號。本文中的片選訊號始終是低電平有效訊號。
MOSI和MISO是資料線。MOSI將資料從主機發送到從機，MISO將資料從從機發送到主機。
2
資料傳輸
要開始SPI通訊，主機必須傳送時鐘訊號，並透過使能CS訊號選擇從機。片選通常是低電平有效訊號。因此，主機必須在該訊號上傳送邏輯0以選擇從機。
SPI是全雙工介面，主機和從機可以分別透過MOSI和MISO線路同時傳送資料。在SPI通訊期間，資料的傳送（序列移出到MOSI/SDO總線上）和接收（取樣或讀入匯流排（MISO/SDI）上的資料）同時進行。序列時鐘沿同步資料的移位和取樣。
SPI介面允許使用者靈活選擇時鐘的上升沿或下降沿來取樣和/或移位資料。欲確定使用SPI介面傳輸的資料位數，請參閱器件資料手冊。
3
時鐘極性和時鐘相位
在SPI中，主機可以選擇時鐘極性和時鐘相位。在空閒狀態期間，CPOL位設定時鐘訊號的極性。空閒狀態是指傳輸開始時CS為高電平且在向低電平轉變的期間，以及傳輸結束時CS為低電平且在向高電平轉變的期間。CPHA位選擇時鐘相位。
根據CPHA位的狀態，使用時鐘上升沿或下降沿來取樣和/或移位資料。主機必須根據從機的要求選擇時鐘極性和時鐘相位。根據CPOL和CPHA位的選擇，有四種SPI模式可用。表1顯示了這4種SPI模式。
表1。透過CPOL和CPHA選擇SPI模式
圖2至圖5顯示了四種SPI模式下的通訊示例。在這些示例中，資料顯示在MOSI和MISO線上。傳輸的開始和結束用綠色虛線表示，取樣邊沿用橙色虛線表示，移位邊沿用藍色虛線表示。請注意，這些圖形僅供參考。要成功進行SPI通訊，使用者須參閱產品資料手冊並確保滿足器件的時序規格。
圖2。 SPI模式0，CPOL = 0，CPHA = 0：CLK空閒狀態 = 低電平，資料在上升沿取樣，並在下降沿移出
圖3給出了SPI模式1的時序圖。在此模式下，時鐘極性為0，表示時鐘訊號的空閒狀態為低電平。此模式下的時鐘相位為1，表示資料在下降沿取樣（由橙色虛線顯示），並且資料在時鐘訊號的上升沿移出（由藍色虛線顯示）。
圖3。 SPI模式1，CPOL = 0，CPHA = 1：CLK空閒狀態 = 低電平，資料在下降沿取樣，並在上升沿移出
圖4。 SPI模式2，CPOL = 1，CPHA = 1：CLK空閒狀態 = 高電平，資料在下降沿取樣，並在上升沿移出
圖4給出了SPI模式2的時序圖。在此模式下，時鐘極性為1，表示時鐘訊號的空閒狀態為高電平。此模式下的時鐘相位為1，表示資料在下降沿取樣（由橙色虛線顯示），並且資料在時鐘訊號的上升沿移出（由藍色虛線顯示）。
圖5。 SPI模式3，CPOL = 1，CPHA = 0：CLK空閒狀態 = 高電平，資料在上升沿取樣，並在下降沿移出
圖5給出了SPI模式3的時序圖。在此模式下，時鐘極性為1，表示時鐘訊號的空閒狀態為高電平。此模式下的時鐘相位為0，表示資料在上升沿取樣（由橙色虛線顯示），並且資料在時鐘訊號的下降沿移出（由藍色虛線顯示）。
4
多從機配置
多個從機可與單個SPI主機一起使用。從機可以採用常規模式連線，或採用菊花鏈模式連線。
常規SPI模式
在常規模式下，主機需要為每個從機提供單獨的片選訊號。一旦主機使能（拉低）片選訊號，MOSI/MISO線上的時鐘和資料便可用於所選的從機。如果使能多個片選訊號，則MISO線上的資料會被破壞，因為主機無法識別哪個從機正在傳輸資料。
從圖6可以看出，隨著從機數量的增加，來自主機的片選線的數量也增加。這會快速增加主機需要提供的輸入和輸出數量，並限制可以使用的從機數量。可以使用其他技術來增加常規模式下的從機數量，例如使用多路複用器產生片選訊號。
圖6。 多從機SPI配置
菊花鏈模式
在菊花鏈模式下，所有從機的片選訊號連線在一起，資料從一個從機傳播到下一個從機。在此配置中，所有從機同時接收同一SPI時鐘。來自主機的資料直接送到第一個從機，該從機將資料提供給下一個從機，依此類推。
使用該方法時，由於資料是從一個從機傳播到下一個從機，所以傳輸資料所需的時鐘週期數與菊花鏈中的從機位置成比例。例如在圖7所示的8位系統中，為使第3個從機能夠獲得資料，需要24個時鐘脈衝，而常規SPI模式下只需8個時鐘脈衝。
圖7。 多從機SPI菊花鏈配置
圖8顯示了時鐘週期和透過菊花鏈的資料傳播。並非所有SPI器件都支援菊花鏈模式。請參閱產品資料手冊以確認菊花鏈是否可用。
圖8。 菊花鏈配置：資料傳播
ADI 支援 SPI 的模擬開關與多路轉換器
ADI公司最新一代支援SPI的開關可在不影響精密開關效能的情況下顯著節省空間。本文的這一部分將討論一個案例研究，說明支援SPI的開關或多路複用器如何能夠大大簡化系統級設計並減少所需的GPIO數量。
ADG1412是一款四通道、單刀單擲（SPST）開關，需要四個GPIO連線到每個開關的控制輸入。圖9顯示了微控制器和一個ADG1412之間的連線。
圖9。 微控制器GPIO用作開關的控制訊號
隨著電路板上開關數量的增加，所需GPIO的數量也會顯著增加。例如，當設計一個測試儀器系統時，會使用大量開關來增加系統中的通道數。在4×4交叉點矩陣配置中，使用四個ADG1412。此係統需要16個GPIO，限制了標準微控制器中的可用GPIO。圖10顯示了使用微控制器的16個GPIO連線四個ADG1412。
圖10。 在多從機配置中，所需GPIO的數量大幅增加
5
如何減少 GPIO 數量？
一種方法是使用序列轉並行轉換器，如圖11所示。該器件輸出的並行訊號可連線到開關控制輸入，器件可透過序列介面SPI配置。此方法的缺點是外加器件會導致物料清單增加。
圖11。 使用序列轉並行轉換器的多從機開關
另一種方法是使用SPI控制的開關。此方法的優點是可減少所需GPIO的數量，並且還能消除外加序列轉並行轉換器的開銷。如圖12所示，不需要16個微控制器GPIO，只需要7個微控制器GPIO就可以向4個ADGS1412提供SPI訊號。開關可採用菊花鏈配置，以進一步最佳化GPIO數量。在菊花鏈配置中，無論系統使用多少開關，都只使用主機（微控制器）的四個GPIO。
圖12。 支援SPI的開關節省微控制器GPIO
圖13用於說明目的。ADGS1412資料手冊建議在SDO引腳上使用一個上拉電阻。為簡單起見，此示例使用了四個開關。隨著系統中開關數量的增加，電路板簡單和節省空間的優點很重要。
圖13。 菊花鏈配置的SPI開關可進一步最佳化GPIO
在6層電路板上放置8個四通道SPST開關，採用4×8交叉點配置時，ADI 公司支援 SPI 的開關可節省20%的總電路板空間。
IIC通訊為什麼要加上拉電阻？
多層PCB內部長啥樣？來個大解剖吧。
南航大二學生自學2年研發火箭，成功發射並回收