三星首度公開2nm和17nm！3nm量產趕超臺積電，四大晶圓製造基地披露

三星年度代工論壇乾貨，首發17nm專業工藝。

作者 | 高歌

編輯 | Panken

芯東西10月8日報道，在本週剛剛舉行的第五屆三星晶圓代工年度論壇（Samsung Foundry Forum 2021）上，三星電子總裁兼代工業務負責人Siyoung Choi公佈了有關3/2nm GAA電晶體量產計劃、三星RF射頻平臺和其在美建廠的情況。

Siyoung Choi宣佈，

三星首批3nm晶片將於2022年上半年開始生產

，而

2nm工藝節點將於2025年進入量產

。在本次活動上，

三星電子還首次推出了17nm FinFET專業工藝技術

，該工藝比28nm工藝效能提升了39%，功率效率提高了49%。以下是芯東西對Siyoung Choi完整演講的編譯、整理。

本文福利：

三星宣佈其基於GAA 技術的3nm 製程成已成功流片，這是半導體革命一個新的里程碑事件。

推薦精品報告《

三星GAA新技術成功流片延續摩爾定律及全球

半導體行業高景氣

》

。

可在公眾號聊天欄回覆關鍵詞

【

芯東西184

】獲取。

。

預計2022上半年3nm量產

效能提升30%

在晶圓代工論壇上，Siyoung Choi談道：“我們將提高整體產能並引領最先進的技術，同時進一步擴大矽片規模並透過應用繼續技術創新。”

他提到自2017年以來，三星電子的製程工藝每年都有所升級，而三星電子代工業務將加強節點製程多樣化、新晶圓廠產能擴張和提升代工服務等領域。

▲三星電子代工產品迭代圖

Siyoung Choi宣佈，2022年上半年，三星電子將開始生產首批3nm晶片，第二代3nm晶片預計將於2023年開始生產。

三星電子的3nm GAA工藝採用了MBCFET電晶體結構，與5nm工藝相比，其面積減少了35%，效能提高了30%且功耗降低了50%。Siyoung Choi稱，隨著工藝成熟度的提高，三星電子3nm工藝良率正在接近目前量產的4nm工藝水平。

相比之下，今年6月臺積電總裁魏哲家在2021年臺積電技術論壇上宣佈，其3nm晶片將按計劃於2022年下半年開始量產。媒體報道稱，蘋果和英特爾可能將是首批客戶。

此外，Siyoung Choi稱，2025年三星電子將推出基於MBCFET的2nm工藝，進入該工藝大規模生產的早期開發階段。

除了3nm和2nm等先進製程，三星電子還首次推出了17nm FinFET專業工藝技術，該工藝適用於CIS（接觸式影象感測器）、DDI（顯示驅動IC）、MCU（微控制器）等領域。

17nm FinFET專業工藝技術結合了28nm的後端工藝和14nm的前端工藝，Siyoung Choi認為，這一工藝能夠為客戶帶來顯著的成本優勢，幫助客戶完成從28nm到14nm的過渡。

▲三星電子17nm專業工藝特性

與28nm相比，三星電子的17nm FinFET專業工藝技術面積減少了43%，效能提高了39%，功率效率提高了49%。

在5G技術的推動下，射頻（RF）技術正成為行業的關鍵，但是射頻技術並不適應裝置的幾何縮放。透過異構整合等創新技術，三星電子的8nm射頻平臺將改變發展曲線，提升市場競爭力。除此之外，三星電子還正在推進基於14nm工藝的3。3V磁性隨機存取儲存器（eMRAM），從而提升寫入速度和密度。

▲邏輯晶片和射頻晶片效能趨勢

。

平澤將成GAA晶片生產基地

美國新晶圓廠地址考慮中

在晶圓代工方面，Siyoung Choi提到三星電子是第一個將EUV（極紫外）技術引入大規模生產的廠商，三星電子在這一領域的經驗將使其能夠減少擴充產能所需的時間。

當前，三星電子在全球共有4個晶圓製造基地。在韓國，三個晶圓廠位置較近，可以共享基礎設施。其中三星計劃在平澤擴充產能，生產基於GAA結構的產品。

▲三星電子代工廠分佈

在美國，三星除了在得克薩斯州奧斯汀外，還計劃建設新的晶圓廠。但Siyoung Choi並沒有透露更多的資訊，僅告知有幾處地點正在考慮中，具體資訊將在之後宣佈。

他談道，三星電子的代工業務重點是高效能計算（HPC）和人工智慧（AI）、物聯網、汽車3個平臺。三星電子能夠為每一個產品提供全面的解決方案，幫助客戶更快完成釋出。

具體來說，在高效能計算和人工智慧領域，三星電子能夠提供Large die設計方法、2。5D和3D先進封裝技術、高效能IP等；在移動和物聯網領域，三星電子能夠提供低功耗設計方法、安全互連IP和嵌入式MRAM產品；在汽車領域，其產品符合ISO 26262和AEC-Q100安全認證。

最後他分享稱，三星正在和IBM這樣的公司在人工智慧、高效能計算等領域進行合作，覆蓋工藝開發到高效能晶片等各個方面。

。

2nm開戰：IBM率先發布

臺積電2024年量產

當下，三星、英特爾、臺積電等廠商都已瞄準了3nm以下的先進製程。

據路透社報道，三星、IBM和英特爾已簽署聯合開發協議，共同研發2nm製程工藝。今年5月，IBM率先發布全球首個2nm製程工藝，預計能夠在“指甲蓋大小的晶片上”整合約500億個電晶體，但該工藝距離量產仍有距離。

外媒報道稱，IBM的2nm工藝或能實現在晶片上每平方毫米整合3。33億個電晶體，遠超此前三星5nm工藝的每平方毫米約1。27億電晶體數量，極大地提升了晶片效能。

▲IBM、臺積電、英特爾、三星各製程節點電晶體密度對比（來源：AnandTech）

面對三星、英特爾和IBM的聯合開發，晶圓代工龍頭臺積電也加大了對先進製程的研發投入。據媒體報道，臺積電預計將在2024年實現2nm工藝的量產，全面量產則可能要到2025年-2026年。

除了上述晶片廠商，歐盟也提出了2nm晶片戰略。今年3月，歐盟提出最新的數字化轉型目標，要求在2030年實現2nm邏輯晶片的生產。9月份，歐盟又推動設立新的《歐洲晶片法》，意圖打造最先進的歐洲晶片生態系統。

。

結語：2/3nm研發競賽或影響代工市場走向

因為缺芯加劇，晶圓代工領域受到了極大關注。臺積電、英特爾、三星電子等都加大了對先進製程研發和晶圓產能擴張的投入。

隨著晶片尺寸逼近物理極限，晶片製程推進十分困難，“摩爾定律失效”不斷被行業提起。儘管如此，臺積電、英特爾、三星等巨頭不會放棄對3/2nm甚至1nm的先進製程研發，這場競賽更將影響未來代工市場的走向。